可并行硬件中的在线排序算法
写在文前 本文期望系统地介绍可并行硬件中的在线排序算法。传统在线排序算法对时间复杂度的度量主要基于通用架构，而本文介绍的算法将面向可高度并行的异构硬件优化，并且笔者认为跳脱出传统硬件思维能启发对排序算法的更深层次的理解。本文行文会介于综述与课程之间，会循序渐进地向不了解的读者介绍算法，同时也会介绍多种现有的算法理论。 术语表虽然本文作为课程一般不出现前置的算法表，但因为涉及到硬件知识较多，在这里列出 术语/符号 意义 N 指排序数组长度/键个数 排序键/键/Key 指排序数组中的一个元素 FPGA 现场可编程门阵列 FF 触发器/寄存器 RAM 随机存取存储器 BRAM 块存储器，以块状封装 IO 输入输出模块/单元 FIFO 硬件上指寄存器组成的队列结构，只..
更多
Vitis High-Level Synthesis 入门
对于 Vitis 嵌入式平台（zcu104） 的 Vitis HLS & Vitis 开发流程的简要介绍
更多前端框架学习 -- 封装 is all you need
本文提供一个现代前端框架的学习与理解思路，从 组件封装层次 切入，加快从看文档到看懂文档到实际上手的过程。
更多